２つのパイプラインA/D変換器を用いたLMSアルゴリズムによるデジタル誤差校正A/D変換器の提案

カテゴリ: 研究会(論文単位)

論文No: ECT15101

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/12/21

タイトル(英語): Digitally Calibrated A/D Converters with LMS Algorithm by using Two Pipelined A/D Converters

著者名: 濱谷 亮介(東京理科大学),兵庫 明(東京理科大学),松浦 達治(東京理科大学)

著者名(英語): Ryosuke Hamatani(Tokyo University of Science),Akira Hyogo(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science)

キーワード: デジタル誤差校正|パイプライン型Ａ／Ｄ変換器|ＬＭＳアルゴリズム|フォアグランドキャリブレーション|利得誤差|Ｉ／Ｑ復調|Digital calibration|Pipelined A/D converters|LMS algorithm|foreground calibration|gain errors|I/Q demodulation

要約(日本語): 12bit等高精度A/D変換器(ADC)は、容量ミスマッチを抑えかつ高利得オペアンプが必要など設計が困難であった。解決法として、低速だが高精度なADCを用いてA/D変換誤差を検出し、デジタル誤差校正により高精度化する手法が知られているが、面積が大きくなる問題がある。今回通信用など二つのADCを用いる用途で、2-ADC間の誤差を最小にするようにデジタル誤差校正を行う高精度化手法を提案し、シミュレーションにより確認したので報告する。

要約(英語): Capacitor mismatch errors and gain errors of amplifier makes it difficult to design high-resolution pipelined ADCs. A conventional solution is to use slower but more accurate ADCs and LMS algorithm. However, ADCs for calibration increases a chip area. Modern demodulator needs 2-ADCs, thus we propose new way that minimizing conversion errors between one another, and making resolutions of these ADCs higher. We verified our way by using simulation.

原稿種別: 日本語

PDFファイルサイズ: 1,645 Kバイト