D級電力増幅回路を用いてE級電力増幅回路のピーク電圧を低減したED級電力増幅回路の提案

カテゴリ: 研究会(論文単位)

論文No: ECT16006

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/01/21

タイトル(英語): A synthesis of Class-ED Power Amplifier decreasing the drain peak voltage of Class-E Power Amplifier with Class-D Power Amplifier

著者名: 佐藤 智朗(東京理科大学),兵庫 明(東京理科大学),松浦 達治(東京理科大学)

著者名(英語): Tomoaki Sato(Tokyo University of Science),Akira Hyogo(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science)

キーワード: ＣＭＯＳ|高周波|電力増幅回路|CMOS|RF|power amplifier

要約(日本語): 従来のE級PAではドレイン電圧のピークが電源電圧の3.6倍なる。これはデバイスの耐圧から望ましくない。D級PAはピーク電圧は電源電圧になるが電力効率が悪い。本稿ではED級PAを提案する。ED級PAはE級PAと比較してピーク電圧が低く、またDE級PAと比較して電力効率が良い特性を持つ。シミュレーションの結果q=1.4で設計したとき、E級PAよりピーク電圧が低くなり、電力効率はD級PAより良いのを確認できた。

要約(英語): In a conventional class-E power amplifier(PA), a drain peak voltage reaches to 3.6 times of a supply voltage. It is not desirable from device reliability. In a conventional class-D PA, a drain peak voltage is supply voltage, but power efficiency is not good. In this paper, we propose a new class PA: class-ED PA. A class-ED PA has a low drain peak voltage compared with class-E PA, and good power efficiency compared with class-D PA. Simulation results show that, when we set q=1.4 , we can confirm that the drain peak voltage of class-ED PA is lower than class-E PA and the power efficiency of class-ED PA is better than class-D PA.

原稿種別: 日本語

PDFファイルサイズ: 1,165 Kバイト