ノイズシェーピング構成とミスマッチシェーパーを用いたバックグラウンドキャリブレーション型パイプラインADC

カテゴリ: 研究会(論文単位)

論文No: ECT16011

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/01/22

タイトル(英語): A Pipelined ADC Using Background Calibration With Mismatch Shaper And Noise Shaping Architecture

著者名: 黄 弋(法政大学),西勝 聡(法政大学),春海 豪(法政大学),安田 彰(法政大学)

著者名(英語): yi huang(Hosei University),satosi saikatu(Hosei University),go harumi(Hosei University),akira yasuda(Hosei University)

キーワード: パイプラインアナログディジタル変調器|キャパシタミスマッチ|バックグラウンドディジタルキャリブレーション|ノイズシェーピング　ダイナミック　エレメント　マッチング|pipelined Analog to Digital Converter|capacitor mismatch|background digital calibration|Noise Shaping Dynamic Element Matching

要約(日本語): 本論文ではパイプラインADCにおけるミスマッチの影響を低減する新しいバックグラウンドキャリブレーション手法を提案する。パイプラインADCの最終段をエラーフィードバック構造とし量子化雑音にバンドパス特性を与え，NSDEMでミスマッチ誤差にハイパス特性を与えた。これによりミスマッチ検出精度と速度およびADCの分解能を高めることができる．１％のミスマッチがある場合において，SNRを18dB改善できることを示した。

要約(英語): We propose a background calibration technique for a pipeline ADC, which uses an error feedback to realize a band-pass noise shaping and a correlation operation to detect mismatches with a noise shaping dynamic element matching method to realize a high pass mismatch shaping. The detection accuracy and speed can be improved. The SNR is improved by 18dB with 1% mismatches.

原稿種別: 日本語

PDFファイルサイズ: 1,490 Kバイト