確率的時間デジタイザとその自己校正、RTL検証の検討

カテゴリ: 研究会(論文単位)

論文No: ECT16043

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/03/08

タイトル(英語): Stochastic TDC Architecture with Self-Calibration and its RTL Verification

著者名: 李 从兵(群馬大学),王 俊善(群馬大学),小林 春夫(群馬大学)

著者名(英語): CONGBING LI(Gunma Univeristy),JUNSHAN WANG(Gunma Univeristy),HARUO KOBAYASHI(Gunma Univeristy)

キーワード: ＴＤＣ|高時間分解能|確率的|自己校正|TDC|high time resolution|stochastic|self-calibration

要約(日本語): この論文では、CMOS微細化に伴って発生する素子ばらつきを積極的に利用し高時間分解能を得た確率的TDCの設計を示した。さらに、このTDC回路の問題点である線形性を改善するために、リング発振器によるストカスティック自己校正機能を付加した。RTL検証による自己校正機能をもった確率的TDC回路の動作確認を行った。

要約(英語): In this paper, stochastic TDC architecture is presented to ultilize the stochastic variation in CMOS process positively to improve the time resolution effectively. Moreover, in order to compensate the nonlinearity, self-calibration technique using the histogram with oscillators is applied. RTL verification results validate the operation principle.

原稿種別: 英語

PDFファイルサイズ: 1,784 Kバイト