疑似白銀比重み付け逐次比較近似ＡＤ変換器の検討

カテゴリ: 研究会(論文単位)

論文No: ECT16044

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/03/08

タイトル(英語): Redundant SAR ADC design using Pseudo-Silver-Ratio Weighted Algorithm

著者名: 小林 佑太朗(群馬大学),荒船 拓也(群馬大学),澁谷 将平(群馬大学),小林 春夫(群馬大学)

著者名(英語): Yutaro Kobayashi(Gunma University),Takuya Arafune(Gunma University),Shohei Shibuya(Gunma University),Haruo Kobayashi(Gunma University)

キーワード: 逐次比較近似|ＡＤ変換器|冗長アルゴリズム|ディジタル誤差補正|白銀比|２の平方根|Successive approximation|ADC|Redundancy|Digital error correction|Silver ratio|Square root of 2

要約(日本語): 逐次比較近似AD変換器の高速化手法として、内部DAC不完全整定を許容できる時間冗長設計手法が広く利用されている。その性能を決定づけるのは探索に用いる比較電圧重み付けである。我々はあるリーズナブルな条件下において最速変換を実現する比較電圧重み付け手法を新たに発見した。疑似的な白銀比（２の平方根）を用いて、２種類のクロックで最速変換の実現が可能である。また制御回路が簡単に設計できることも同時に報告する。

要約(英語): We describe redundant successive approximation resister (SAR) ADC design methods that enable high-speed AD conversion using digital error correction. Especially we propose to apply Silver ratio (meaning Square root of 2) to SAR ADC design to optimize redundant search algorithms; this method can realize higher speed conversion. We also present that its control circuit can be designed with simple structure.

原稿種別: 日本語

PDFファイルサイズ: 1,512 Kバイト