Study of R-2R Ladder DAC and Gray Code Input DAC using MOSFET for Glitch Reduction

カテゴリ: 研究会(論文単位)

論文No: ECT16045

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/06/09

タイトル(英語): Study of R-2R Ladder DAC and Gray Code Input DAC using MOSFET for Glitch Reduction

著者名: Adhikari Gopal(群馬大学),姜 日晨(群馬大学),小林 春夫(群馬大学)

著者名(英語): Gopal Adhikari(Gunma University),Richen Jiang(Gunma University),Haruo Kobayashi(Gunma University)

キーワード: デジタルアナログ変換回路|グレイコード|グリッチ|電流モードＤＡＣ|電荷モードＤＡＣ|電圧モードＤＡＣ|DAC|Gray code|Glitch|Current-mode DAC|Charge-mode DAC|Voltage-mode DAC

要約(日本語): グリッチを低減するために、Gray code 入力のＤＡ変換器の構成を検討し、SPICEシミュレーションで動作を確認した。

要約(英語): This paper describes three types of Gray-code input DAC architectures (current-steering, charge-mode and voltage-mode DACs) for glitch reduction. They use current/voltage switch matrixes realized by double-pole double-throw (dpdt) switches. For a binary-weighted DAC, glitches which are trigged by switching during conversion in a D/A converter system are serious problems in some applications. Gray code (reflected binary code) is a binary numeral system where two successive values differ in only one bit and conversion between binary-code and Gray-code can be easily realized by XOR logic. SPICE simulation has been performed to prove their feasibility and ability of glitch reduction.

原稿種別: 英語

PDFファイルサイズ: 853 Kバイト