原子時計のチップ化に向けた3.4 GHz帯PLLレスVCOの設計

カテゴリ: 研究会(論文単位)

論文No: ECT16062

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/09/12

タイトル(英語): Design of PLL-free 3.4 GHz band VCOs for atomic clock chips

著者名: 原 基揚(情報通信研究機構),矢野 雄一郎(情報通信研究機構),梶田 雅稔(情報通信研究機構),井戸 哲也(情報通信研究機構)

著者名(英語): Motoaki Hara(National Institute of Information and Communication Technology),Yuichiro Yano(National Institute of Information and Communication Technology),Masatoshi Kajita(National Institute of Information and Communication Technology),Tetsuya Ido(National Institute of Information and Communication Technology)

キーワード: 圧電薄膜共振子|ＰＬＬ|発振器|原子時計|高周波|設計|FBAR|PLL|Oscillator|Atomic clock|RF|Design

要約(日本語): 原子時計のチップ化に向け、消費電力の抑制と小型化との障壁となるRF ブロックに関して、圧電薄膜共振子(FBAR)を利用したPLLレスの3.4GHz 帯電圧制御発振器(VCO)を提案、その設計を行う。FBAR は電極材料やその膜厚構成によって、結合係数やQ 値を制御できることが知られており、本件では発振回路とFBAR との協調設計について検討する。

要約(英語): PLL-free 3.4 GHz-band Voltage Controlled Oscillators (VCO) employing thin Film Bulk Acoustic Resonator (FBAR) were proposed and designed to develop atomic clock chips aiming for reduction of cost, size and power consumption. It was known that Q-factor and coupling coefficient of the FBAR can be controlled by micromachining technologies. Co-design of the FBAR and active circuits in the oscillator circuits was discussed.

原稿種別: 日本語

PDFファイルサイズ: 1,260 Kバイト