チョッピング回路を用いた多段ΔΣADCの一検討

カテゴリ: 研究会(論文単位)

論文No: ECT16091

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/12/14

タイトル(英語): A study of multistage delta sigma ADC using chopping method

著者名: 林 圭祐(青山学院大学),井岡 惠理(青山学院大学),稲垣 雄志(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Keisuke Hayashi(Guraduate school of Aoyama Gakuin University),Eri Ioka(Aoyama Gakuin University),Yuji Inagaki(Aoyama Gakuin University),Yasuyuki Matsuya(Guraduate school of Aoyama Gakuin University)

キーワード: ΔΣ|チョッピング回路|delta-sigma|chopping method

要約(日本語): ΔΣADCは高分解能ADCとして用いられている。ΔΣADCを高次化する手法としてSMASH構成が提案されている。SMASH構成の欠点としてマルチビットDACの非線形誤差で発生する雑音によるSNRの劣化がある。本検討ではマルチビットDACを2つの1bitDACに置換することにより非線形誤差を解消し、また各1bitDACによる素子誤差の影響をチョッパー制御によって低減した。素子誤差を±1%としたときのSNRは39dB程度であるのに対し、チョッパー制御を行った場合SNRは54dBとなった。

要約(英語): We purpose the new SMASH-ADC that can improve the SN ratio degradation by element deviation. In the case of the usual SMASH-ADC, the element deviation of the feedback DAC decreases the SN ratio. We improve the degradation by replacing a multi-bit DAC to two 1bitDAC and using chopping technique.

原稿種別: 日本語

PDFファイルサイズ: 1,509 Kバイト