非2進荷重DACを用いる逐次比較ADC高精度化手法の検討

カテゴリ: 研究会(論文単位)

論文No: ECT16094

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/12/14

タイトル(英語): A Study on High-precision Technique for SAR ADC using Non-binary Weighted DAC

著者名: 大浦 颯人(東京都市大学),潘 春暉(東京都市大学),傘 昊(東京都市大学),堀田 正生(東京都市大学)

著者名(英語): Hayato Oura(Tokyo City University),Chunhui Pan(Tokyo City University),Hao San(Tokyo City University),Masao Hotta(Tokyo City University)

キーワード: 逐次比較ＡＤ変換器　|非２進|荷重ＤＡＣ|有効ビット数|基数|シミュレーション|SAR ADC|Non-binary|Load DAC|ENOB|Radix|simulation

要約(日本語): 2進荷重容量DACに変わり，容量スプリット型非2進荷重容量DACを用いるSAR ADCが提案されているが，寄生容量また容量バラツキの影響により，高精度SAR ADCの実現が困難とされている．この非2進荷重容量型DACを用いるSAR ADCの高精度実現回路構成を提案し，SPICEシミュレーションで提案回路構成の有効性を確認できたので，ここで報告する．

要約(英語): Proposed a high-precision realization circuit configuration of the SAR ADC using a non-binary load capacity type DAC, so was able to confirm the validity of the proposed circuit consists of a SPICE simulation, reported here.

原稿種別: 日本語

PDFファイルサイズ: 1,571 Kバイト