高速入出力インターフェース回路ジッタ耐性試験用のジッタ生成回路の検討

カテゴリ: 研究会(論文単位)

論文No: ECT16096

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2016/12/15

タイトル(英語): Jitter Generation Circuit for High-Speed I/O Interface Circuit Jitter Tolerant Testing

著者名: 荒船 拓也(群馬大学),塩田 良治(ソシオネクスト),畠山 一実(群馬大学),小林 春夫(群馬大学)

著者名(英語): Takuya Arafune(Gunma Univ.),Ryoji Shiota(Socionext Inc.),Kazumi Hatayama(Gunma Univ.),Haruo Kobayashi(Gunma Univ.)

キーワード: ジッタ生成回路|高速入出力インターフェース回路|ＬＳＩテスト|半導体試験装置|ΔΣ変調器|Jitter generator|High-Speed I/O Interface Circuit|LSI Test|ATE|Delta-Sigma Modulation

要約(日本語): 　近年、LSIの微細化・高集積化に伴い、低コストで且つ高精度なLSIテストの需要が非常に高まっている。特に高密度回路内でのジッタ(jitter)が回路パフォーマンスに大きな影響を与えるようになり、ジッタの耐久テストは重要性を増してきた。本論文ではΔΣ変調器を使用し、ジッタ試験で用いる低コスト任意ジッタ生成回路を提案し、シミュレーションにて動作確認を行った。

要約(英語): This paper proposes a low-cost jitter generator using delta-sigma modulation for Automated Test Equipment (ATE). This circuit consists of mostly digital circuit, which can be produced using High Speed Digital unit of ATE, and can realize a small-scale and low-cost circuit.

原稿種別: 日本語

PDFファイルサイズ: 1,948 Kバイト