FPGAエミュレーションによる並列型確率的A/D変換器のシステムレベル検証

カテゴリ: 研究会(論文単位)

論文No: ECT17004

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2017/01/19

タイトル(英語): System-level verification of stochastic flash A/D converter using FPGA emulation

著者名: 勇 正大(大阪大学),松岡 俊匡(大阪大学)

著者名(英語): Shodai Isami(Osaka University),Toshimasa Matsuoka(Osaka University)

キーワード: 並列型確率的Ａ／Ｄ変換器|Ａ／Ｄ変換|ＦＰＧＡ|Stochastic flash analo-to-digital converter|analog-to-digital converter|FPGA

要約(日本語): 素子特性のミスマッチを利用してアナログ・ディジタル変換を行う並列型確率的アナログ・ディジタル変換器において、アナログ入力を比較するコンパレータを、ディジタル入力を比較するコンパレータに置き換え、ディジタル回路としてシステムを表現し、FPGA上でエミュレーションを行うことでシステム検証する方法を提案する。また、特性補正回路を含めたシステム全体の検証を提案手法により行った。

要約(英語): In a stochastic flash analog-to-digital converter utilizing a mismatch in device characteristics, system verification method in FPGA emulation is proposed by replacing comparators for comparing an analog input to ones for comparing the digital input.

原稿種別: 日本語

PDFファイルサイズ: 852 Kバイト