28nm FD-SOIプロセスを用いた低消費電力低雑音増幅器の設計

カテゴリ: 研究会(論文単位)

論文No: ECT17016

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2017/01/20

タイトル(英語): Low-power low noise amplifier with 28nm FD-SOI process

著者名: 三屋 伸明(明治大学),関根 かをり(明治大学),和田 和千(明治大学),董 鋭冰(情報通信研究機構),原 紳介(情報通信研究機構),渡邊 一世(情報通信研究機構),笠松 章史(情報通信研究機構)

著者名(英語): Nobuaki Mitsuya(Meiji University),Kawori Sekine(Meiji University),Kazuyuki Wada(Meiji University),Ruibing Dong(National Institute of Information and Communications Technology),Shinsuke Hara(National Institute of Information and Communications Technology),Issei Watanabe(National Institute of Information and Communications Technology),Akifumi Kasamatsu(National Institute of Information and Communications Technology)

キーワード: 低雑音増幅器|低消費電力|基板バイアス効果|ＦＤ－ＳＯＩ|low noise amplifier|low power|Body bias control|FD-SOI

要約(日本語): ２．４ＧＨｚ帯における低消費電力な低雑音増幅回路を提案する。低消費電力化のために、利得と消費電力とのトレードオフを最適化する。ＦＤ－ＳＯＩプロセスの特徴を活かし、基板バイアス効果によりしきい電圧を下げ、駆動電流を増大して低電源電圧化を図る。駆動ＭＯＳトランジスタを２８ｎｍ　ＦＤ－ＳＯＩプロセスにて試作し、実測結果を示し、提案回路の動作をシミュレーションで確認した。

要約(英語): A 2.4 GHz low power low noise amplifier (LNA) in a 28nm FD-SOI process is shown. It is employed that optimizing the tradeoff between RF performances and current consumption of the MOS transistor as low power method. Body bias control lead reducing threshold voltage and low voltage driving as increasing current. Measurement of MOS transistor in 28nm FD-SOI process is shown.

原稿種別: 日本語

PDFファイルサイズ: 945 Kバイト