高性能大規模3次元プロセッサ開発における高信頼性デバイス積層技術

カテゴリ: 研究会(論文単位)

論文No: ECT17026

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2017/02/24

タイトル(英語): Development of high yield and reliability design for high-performance ultra large scale 3DLSI processor

著者名: 北田 秀樹(富士通研究所),只木 進二(富士通研究所),宮原 昭一(富士通研究所),土手 暁(富士通研究所),田代 浩子(富士通研究所),山崎 一寿(富士通研究所),石塚 剛(富士通研究所),作山 誠樹(富士通研究所)

著者名(英語): Hideki Kitada(FUJITSU LABORATORIES LTD.),Shinji Tadaki(FUJITSU LABORATORIES LTD.),shoichi Miyahara(FUJITSU LABORATORIES LTD.),Aki Dote(FUJITSU LABORATORIES LTD.),Hiroko Tashiro(FUJITSU LABORATORIES LTD.),kazutoshi Yamazaki(FUJITSU LABORATORIES LTD.),Tsuyoshi Ishituka(FUJITSU LABORATORIES LTD.),Seiki Sakuyama(FUJITSU LABORATORIES LTD.)

キーワード: ３次元実装|シリコン貫通ビア|マイクロバンプ|金属間化合物|ＰＩ／ＳＩ|キープアウトゾーン|3D Packaging|Through Si via|Micro bump|Intermetallic compound|PI/SI|Keep out zone

要約(日本語): 複数のデバイス間を最短で接続する3次元実装技術を開発した。積層されたLSI間を最短距離で接続するTSV技術、帯域幅を拡大できる超多ピン接合技術、および積層チップ間のPI/SIを考慮した伝送設計技術を統合し、3次元ロジックデバイスの動作を初めて実証した。また、大電流が流れる微細なTSVとチップ上の接続端子部に用いる、はんだ材料とプロセスを開発し、200Wクラスの安定な電源供給を実現した。

要約(英語): We have developed a 3D packaging technology that connects between multiple devices in the shortest distance. We were the first to verify 3D logic device operation by integrating the following technologies: through-silicon via (TSV) technologies, super multi-pin connection technology for bandwidth expansion; and transmission design technologies considering power integrity/signal integrity (PI/SI) between stacked chips.

原稿種別: 日本語

PDFファイルサイズ: 750 Kバイト