サイクリック＋逐次比較一体型A/D変換器の基本検討

カテゴリ: 研究会(論文単位)

論文No: ECT17048

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2017/03/10

タイトル(英語): Basic study of Cyclic + SAR Hybrid A/D Converter

著者名: 井上 晃汰(東京理科大学),兵庫 明(東京理科大学),松浦 達治(東京理科大学)

著者名(英語): Kota Inoue(Tokyo University of Science),Akira Hyogo(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science)

キーワード: サイクリックＡＤＣ|逐次比較型ＡＤＣ|低消費電力|高速動作|cyclic A/D|SAR A/D|low power consumption|high speed operation

要約(日本語): 1.5bitサイクリックADCと２進逐次比較型ADCの一体型構成について提案する。サイクリックADCは高分解能で面積が小さいという利点があるが、オペアンプを用いるため、高分解能になるほど消費電力が大きくなってしまう。そこで、下位bitをオペアンプを用いない逐次比較型ADCにより変換することで電力を抑えることが出来る。サイクリックADCで用いるキャパシタを逐次比較型ADCのDACとして用いることで一体型構成を確立した。

要約(英語): We propose a hybrid A/D converter consist of cyclic and SAR ADC. The hybrid ADC is composed using capacitors of a cyclic ADC as a DAC capacitor array of SAR ADC. Because the low bits are not using OPamp, this ADC is expected to be lower poser consumption.

原稿種別: 日本語

PDFファイルサイズ: 1,037 Kバイト