Pilaf プロセッサを実装した8bitSoCのLSIテスタを用いた動作解析

カテゴリ: 研究会(論文単位)

論文No: ECT17115

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2017/10/13

タイトル(英語): Operational analysis of 8bit SoC with Pilaf processor using LSI tester

著者名: 増淵 友一(愛知工業大学),吉田 宗史(愛知工業大学),弘中 哲夫(広島市立大学),五島 敬史朗(愛知工業大学)

著者名(英語): masubuchi yuiti(Aichi Institute of technology ),yoshida soushi(Aichi institute of technology ),hironaka tetuo(hiroshima city university ),goshima keishiro(Aichi institute of technology )

キーワード: ＬＳＩ|プロセッサー|ＬＳＩ　テスター|LSI|processor|LSI tester

要約(日本語): システムの小型省電力化に向けたSoCとして、数百ゲート規模で実装でき、柔軟なプログラムができるPilafプロセッサの開発を行っている。本研究ではLSIテスタを用いてPilafプロセッサの動作解析を行った。動作確認だけでなく、入力信号と出力信号の遅延時間など詳細に検証した。

要約(英語): Plaf is designed for an inexpensive and small-scale versatile microprocessor. This processor equips an instruction set that consists of small instruction. In this paper, we describe the operation verification in the Pilaf processor using a LSI tester.

原稿種別: 日本語

PDFファイルサイズ: 1,639 Kバイト