断熱的論理回路技術を用いたクロック制御PWM回路の低消費電力設計

カテゴリ: 研究会(論文単位)

論文No: ECT18005

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/01/18

タイトル(英語): Design of Low-power Clock-controlled PWM Circuit using Adiabatic Dynamic CMOS Logic

著者名: 遠藤 守彦(山形大学),松本 翔(山形大学),趙 勝一(山形大学),横山 道央(山形大学)

著者名(英語): Morihiko Endo(Yamagata University),Syo Matsumoto(Yamagata University),Seung-Il Cho(Yamagata University),Michio Yokoyama(Yamagata University)

キーワード: 低消費電力設計|断熱的論理回路|ＰＷＭ回路|ＤＦＦ回路|コンディショナルＦＦ|クロック制御|Low-power design|Adiabatic logic|PWM circuits|DFF circuits|Conditional FF|Clock control

要約(日本語): LED調光制御部に用いられるディジタルPWM回路の低消費電力化を目的とし、既存のディジタルCMOS論理回路の充放電時に発生する電力損失を低減する断熱的論理回路技術を適用した。PWM回路に含まれているD-FF回路において出力保持時にクロックを遮断し内部動作を休止するコンディショナルFFを提案した。回路シミュレーションにより低消費電力動作を評価した。

要約(英語): In this paper, we have studied about the low-power consumption design of PWM circuits which are dimming circuits of LED. We propose to apply adiabatic dynamic CMOS logic(ADCL) to PWM circuits. In addition we applied the clock control circuits to suppress the operation of D-FF internal circuits. The power consumption has been evaluated using SPICE simulation.

原稿種別: 日本語

PDFファイルサイズ: 638 Kバイト