周波数逓倍器の基準周波数補正機構の検討

カテゴリ: 研究会(論文単位)

論文No: ECT18014

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/03/07

タイトル(英語): A study of frequency correction method for frequency multiplier

著者名: 平佐 利樹(青山学院大学),稲垣 雄志(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Riki Hirasa(Aoyama Gakuin University Graduate school),Yuji Inagaki(Aoyama Gakuin Univercity),Yasuyuki Matsuya(Aoyama Gakuin Univercity)

キーワード: 周波数逓倍器|周波数補正|可変遅延|ＡＤＰＬＬ|周波数比較器|ΔΣ型周波数逓倍器|frequency multiplier|correct the frequency error|multi delay|ADPLL|frequency detector |frequency synthesizer using delta sigma technique

要約(日本語): 近年、周波数逓倍器の基準周波数発振器への補償技術が要求されている。本検討では、ADPLLの構成に着目し、細かい周波数間隔を補正可能な基準周波数補正器を提案した。提案回路に対しSimulinkを用いたシミュレーションを行い、出力周波数誤差が±0.1%以内に収めることが可能であることを明らかとした。

要約(英語): Compensation techniques to be stabilized the oscillation frequency of the frequency multiplier are required. We propose the new technique to correct the fine frequency error by using the vernier delay circuit of the reference clock.

原稿種別: 日本語

PDFファイルサイズ: 831 Kバイト