DrowsyキャッシュによるFinFET SRAMの性能検証

カテゴリ: 研究会(論文単位)

論文No: ECT18065

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/10/11

タイトル(英語): Performance Verification of FinFET SRAM with Drowsy Cache

著者名: 田中 友貴(岐阜大学),高橋 康宏(岐阜大学),関根 敏和(岐阜大学)

著者名(英語): Tomotaka Tanaka(Gifu University),Yasuhiro Takahashi(Gifu University),Toshikazu Sekine(Gifu University)

キーワード: 断熱的論理|Ｄｒｏｗｓｙキャッシュ|ＳＲＡＭ|ＦｉｎＦＥＴ|ＳＲＡＭアレイ|Adiabatic logic|Drowsy cache|SRAM|FinFET|SRAM array

要約(日本語): 従来の6T SRAM，DrowsyキャッシュSRAM，アクセストランジスタをLPモードにした「提案回路1」，アクセストランジスタをLPモードのトランスミッションゲートにした「提案回路2」の4種類のFinFETを用いた回路それぞれについて4×4アレイを構成し，それらの消費エネルギー量，および書込・読込動作速度を測定し，性能を比較する．その上で1セル単位で測定した際の結果と比べ，各回路間の優劣に変化があるかも確認する．

要約(英語): In this paper, we evaluate the performance of the different type FinFET SRAM: Conventional 6T, Drowsy cache, proposed two type Drowsy cache. The evaluation items are the energy dissipation, read/write operation of each 4x4 array SRAM.

原稿種別: 日本語

PDFファイルサイズ: 1,121 Kバイト