低電源電圧ダイナミック比較器回路の検討

カテゴリ: 研究会(論文単位)

論文No: ECT18073

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/10/11

タイトル(英語): Study on the design of low voltage dynamic comparator

著者名: 佐々木 美波(東京都市大学),傘 昊(東京都市大学),松浦 達治(東京都市大学),堀田 正生(東京都市大学),江幡 友彦(ルネサスエレクトロニクス),松井 徹郎(ルネサスエレクトロニクス),松本 哲也(ルネサスエレクトロニクス)

著者名(英語): Minami Sasaki(Tokyo City University),Hao San(Tokyo City University),Tatsuji Matsuura(Tokyo City University),Masao Hotta(Tokyo City University),Tomohiko Ebata(Renesas Electronics),Tetsuo Matsui(Renesas Electronics),Tetsuya Matsumoto(Renesas Electronics)

キーワード: ダイナミック比較器|低電源電圧回路|逐次比較ＡＤＣ|ＳＯＴＢ|Dynamic Comparator|Low voltage circuits|SAR ADC|SOTB

要約(日本語): 低電源電圧Vdd=0.75Vで動作可能なダイナミック比較器の構成検討を行い，SOTBプロセスを用いて回路設計を行った．SPICEシミュレーション結果により提案手法の有効性と提案回路の実現可能性を確認できたので，ここで報告する．

要約(英語): We proposed and designed a CMOS dynamic comparator in 65nm CMOS technology with 0.75V supply voltage. SPICE simulation resutls show the feasibility of the proposed technique.

原稿種別: 日本語

PDFファイルサイズ: 1,648 Kバイト