SOTB CMOSを用いる低電源電圧逐次比較ADCの検討

カテゴリ: 研究会(論文単位)

論文No: ECT18085

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/12/20

タイトル(英語): Study on the design of low voltage SAR ADC in SOTB CMOS technology

著者名: 佐々木 美波(東京都市大学),大津 俊貴(東京都市大学),潘 春暉(東京都市大学),傘 昊(東京都市大学),松浦 達治(東京都市大学),堀田 正生(東京都市大学)

著者名(英語): Minami Sasaki(Tokyo City University),Toshiki Ohtsu(Tokyo City University),Chunhui Pan(Tokyo City University),Hao San(Tokyo City University),Tatsuji Matsuura(Tokyo City University),Masao Hotta(Tokyo City University)

キーワード: 逐次比較ＡＤＣ|ＳＯＴＢ|低電源電圧回路|非同期|SAR ADC|SOTB|Low voltage circuits|Asynchronous

要約(日本語): 本研究では，SOTB 65nm CMOSを用いる低電源電圧 12bit 3MSPS 逐次比較ADCを提案する．SOTB CMOSの基板電圧制御手法を用いることで，逐次比較ADCは低電源電圧(Vdd = 0.75V)で動作可能となる．SPICEシミュレーション結果より，提案回路の実現可能性を確認できたので報告する．

要約(英語): This paper presents a low supply voltage 12bit 3MSPS successive approximation register analog-to-digital converter (SAR ADC) in 65nm SOTB CMOS technology. By utilizing substrate voltage control technique of SOTB CMOS, SAR ADC can operate with supply voltage as low as Vdd = 0.75V. SPICE simulation results show the feasibility and reliability of proposed technique.

原稿種別: 日本語

PDFファイルサイズ: 1,479 Kバイト