3Vシングル入力SAR +0.7V差動入力cyclic A/D変換方式の検討

カテゴリ: 研究会(論文単位)

論文No: ECT18095

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2018/12/21

タイトル(英語): 3V single-end input SAR+0.7V differential input cyclic ADC

著者名: 東海林 翔(東京理科大学),松浦 達治(東京理科大学/東京都市大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Sho Tokairin(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science/Tokyo city University),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: 逐次比較型ＡＤＣ|サイクリックＡＤＣ|シングルエンド－差動変換|レベルシフト|SAR ADC|cyclic ADC|single-ended-to-differential |level-shift

要約(日本語): 現在CMOSプロセスの微細化により、CMOSプロセスの高速化・低消費電力化が進んだが、その反面、耐圧性が低下し需要の多い３V系や5V系の信号を扱うことが難しくなった。本研究では、この問題を解決するために逐次比較型ADCと演算増幅器を用いて、大きな入力信号を後段の微細なCMOSプロセスを使ったサイクリックADCで扱うことのできる入力信号へと変換する方法を提案する。

要約(英語): In recent years, miniaturization of CMOS process has been progressed. As a result, the transistor circuit has achieved higher speed and lower power consumption. ADC also benefits from it. By using fine process with low supply voltage of 1V or less, higher speed and lower power ADCs can be designed. On the other hand, many ADC users still needs relatively large ADC input voltage such as 3V. To solve this mismatch, this paper proposes SAR-cyclic ADC with level-shift between first-stage and second-stage and also single-end to differential conversion.We studied the influence of parasitic capacitance and proposed the way to supress the influence ot the parasitic capacitance. By simulating quantization error of the proposed method, we verify the effectiveness of the proposed method.

原稿種別: 日本語

PDFファイルサイズ: 1,827 Kバイト