局所負帰還電圧増幅回路を用いた低消費電力フィルタ回路

カテゴリ: 研究会(論文単位)

論文No: ECT19002

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/01/24

タイトル(英語): Low-Power Filters Using Local-Feedback Voltage Amplifier

著者名: 武石 健吾(東京工業大学),佐藤 広生(東京工業大学),高木 茂孝(東京工業大学)

著者名(英語): Kengo Takeishi(Tokyo Institute of Technology),Hiroki Sato(Tokyo Institute of Technology),Shigetaka Takagi(Tokyo Institute of Technology)

キーワード: ＭＯＳＦＥＴ|抵抗領域|消費電流|フィルタ|積分器|リープフログシミュレーション|MOSFET|triode region|current dissipation|filter|integrator|leapfrog simulation

要約(日本語): 抵抗両終端 LC はしご型フィルタを集積回路で実現する方法として、リープフログ法を用いたLCシミュレーションが知られている。この方法は能動素子で積分器と電圧加算器を構成し素子感度性が低いという特長がある。一方、今日ではCMOSプロセスの微細化と電源電圧の低下によって、積分器の構成に必要な演算増幅器の設計が困難になっている。参考文献は、低い電源電圧で動作可能な積分器を提案している。この積分器は演算増幅器を用いた回路の代替として使用できるが、一方で内部の信号伝達に電流を用いることから、消費電流が大きい。本論文は、参考文献の積分器を用いてフィルタを構成した場合の消費電流削減手法を提案する。

要約(英語): This paper proposes an integrator based on the local-feedback amplifier and a filter circuit synthesized with the leapfrog simulation of a doubly-terminated LC prototype filter. This circuit realizes low power operation compared to simple realization using multiple integrators. Theoretical analysis and simulation results are shown to confirm the feasibility.

原稿種別: 日本語

PDFファイルサイズ: 907 Kバイト