Sturdy-MASH ΔΣA/Dコンバータの離散時間実現法と低消費電力化構成の提案

カテゴリ: 研究会(論文単位)

論文No: ECT19024

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/03/08

タイトル(英語): A Proposal of Discrete-Time Realization Method of Sturdy-MASH delta-sigma A/D Converter and Construction of Low Power Consumption

著者名: 吉田 浩志(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Hiroshi Yoshida(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: デルタシグマＡＤＣ|Ｓｔｕｒｄｙ－ＭＡＳＨ|低消費電力|量子化誤差|信号伝達関数|雑音伝達関数|delta sigma ADC|Sturdy-MASH|low power|quantizer error|signal transfer function|noise transfer function

要約(日本語): S-MASH構造の欠点の一つに、初段の量子化雑音を完全に消すタイミング設計が困難である点が挙げられる。本研究では(1)フィードフォワードパスを次段に用いて(2)S-MASH帰還パスを各段で分割し、(3)アナログ-デジタル部の動作タイミングを分断することでトランジスタレベルでの設計を実現した。実際に設計することで240uWの消費電力で16bit分解能、20kHz信号帯域幅を実現した。

要約(英語): One of the disadvantages of the S-MASH structure is the difficulty in designing the timing to completely eliminate the initial quantization noise. In this research, we use (1) a feedforward path for the next stage, (2) divide the S - MASH feedback path at each stage, (3) design the transistor stop by dividing the operation timing of the analog - digital section Was realized. By actually designing it realized a 20 kHz signal bandwidth with 240 uW of power　consumption.

原稿種別: 日本語

PDFファイルサイズ: 1,015 Kバイト