フローティングノードの寄生容量を補償する C-2C DACの設計法の提案

カテゴリ: 研究会(論文単位)

論文No: ECT19025

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/03/08

タイトル(英語): Proposal of Design Method of C-2C DAC to Compensate Parasitic Capacitance of Floating Node

著者名: 関根 慧(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Satoshi Sekine(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: 容量型Ｄ／Ａ変換器|Ｃ－２Ｃ　ＤＡＣ|非２進ＤＡＣ|寄生容量|容量ミスマッチ|フローティングノード|Capacitive D/A Converter (CDAC)|C-2C DAC|Non-binary DAC|Parasitic capacitance|Capacitor mismatch|Floating node

要約(日本語): C-2C DACは通常の2進重みのDACに比べて、回路を構成する容量を小さく抑えることができ、省面積、低消費電力、高速な回路構成である。しかしながら、C-2C DACが中・高分解能を達成するためには、フローティングノードの寄生容量を考慮する必要があり、寄生容量比の変動によって、精度が劣化するという問題点があった。本研究では、寄生容量比の変動を補正可能な回路構成を提案することで従来の問題を解決した。

要約(英語): In order for C - 2C DAC to achieve medium / high resolution, it is necessary to compensate for the parasitic capacitance variation of the floating node. In this research, we propose a circuit that can correct the parasitic capacitance　variation.

原稿種別: 日本語

PDFファイルサイズ: 1,024 Kバイト