高速・低消費電力のコンパレータを実現するQ-Learningによる素子値の自己改良

カテゴリ: 研究会(論文単位)

論文No: ECT19035

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/06/20

タイトル(英語): Self-improvement of element value by Q-Learning to realize high speed and low power consumption comparator

著者名: 猿田 将大(群馬大学),髙井 伸和(群馬大学),今野 哲史(群馬大学)

著者名(英語): Masahiro Saruta(Gunma University),Nobukazu Takai(Gunma University),satosi konno(Gunma University)

キーワード: Ｑ－Ｌｅａｒｎｉｎｇ|自動設計|アナログ回路|コンパレータ|Q-Learning|Automatic design|Analog circuit|Comparator

要約(日本語): コンパレータは集積回路に必ず組み込まれている重要な回路で、高速・低消費電力が求められる。しかし、そのような回路は構造が複雑になり、設計時間の増加が問題となる。本研究では、高速・低消費電力のコンパレータを自動設計し、設計時間短縮の実現を目指す。提案手法では、回路の各素子の値を変化させ、その過程でQ-Learningの理論を適用して素子値の変化を学習させ、計算機自身の判断で所望特性に近い素子値を選択していく。

要約(英語): Comparators are important circuits that must be integrated into integrated circuits and require high speed and low power consumption.However, such circuits become complicated in structure, and increase in design time becomes a problem.In this research, we will design a high-speed, low-power comparator automaticallyusing Q-Learning and aim at shortening design time.

原稿種別: 日本語

PDFファイルサイズ: 915 Kバイト