DCOを用いたCDRの位相ドリフト改善の一検討

カテゴリ: 研究会(論文単位)

論文No: ECT19066

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/09/20

タイトル(英語): A Study for Improving the Phase Drift of CDR with DCO

著者名: 服部 拓成(青山学院大学),稲垣 雄志(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Takunari Hattori(Aoyama Gakuin University Graduate school ),Yuji Inagaki(Aoyama Gakuin University),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: クロック再生技術|位相同期技術|時間増幅回路|Clock Data Recovery|Phase Locked Loop|TimeAMP circuit

要約(日本語): CDRは受信データとクロックを同期させるデータ通信の要素回路である。従来CDRは連続同一符号入力時にDCOによる位相ドリフトが原因となり同期外れを起こす問題がある。本稿では周波数同期と位相同期を別々に制御することで、位相ドリフトを防止するデジタルCDRを提案する。回路シミュレータを用いてビットレート50Mspsで位相ドリフトを従来回路の約1/7に抑圧可能であることを確認しました。

要約(英語): The CDR is used to synchronize with the received data and the clock. The conventional CDR cannot synchronize when continuous data is input. We propose the digital CDR that suppresses the phase drift by controlling frequency and phase separately. We confirmed that phase drift is suppressed to 1/7 of conventional circuit.

原稿種別: 日本語

PDFファイルサイズ: 726 Kバイト