３Dフラッシュメモリの製造技術を用いた新しい積層型論理回路方式の設計法ー従来のLUT方式、平面型との比較ー

カテゴリ: 研究会(論文単位)

論文No: ECT19103

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2019/12/19

タイトル(英語): Study of high-speed and low-power stacked type logic circuit with fabrication technology of 3D NAND flash memory.

著者名: 鈴木 章矢(湘南工科大学),渡辺 重佳(湘南工科大学)

著者名(英語): Fumiya Suzuki(Shonan Institute of Technology),Shigeyoshi Watanabe(Shonan Institute of Technology)

キーワード: ３Ｄフラッシュメモリ|Ｆｅ－ＦＥＴ|ＬＵＴ|分極反転|積層型論理ＬＳＩ|3Dflash memory| Fe-FET|LUT|Polarization reversal|Stacked logic LSI

要約(日本語): 3Dフラッシュメモリの製造技術を用いた新しい回路設計を提案した。また従来の方式（平面型LUT方式、積層型LUT方式）と提案方式（平面型提案方式、積層型提案方式）をそれぞれ比較した。新方式の採用により、トランジスタ数では入力数が増加するにつれて減少率も増加し約50%、シリコン柱では50%、パターン面積では50%従来の方式（積層型LUT方式）と比較して縮小できる。

要約(英語): Novel new stacked type logic circuit with fabrication technology of 3Dflash memory has been newly proposed. Also, These compared the conventional method (planar LUT scheme, stacked LUT scheme) with the proposed method (proposal planar scheme, stacked proposal scheme). Number of transistors of stacked proposal scheme is by about 50% smaller than stacked LUT scheme. In addition, the number of silicon pillars can be reduced by 50% and the pattern area by 50%.

原稿種別: 日本語

PDFファイルサイズ: 1,612 Kバイト