C-C ladderを用いたSAR-ADCの基数推定アルゴリズムに関する研究

カテゴリ: 研究会(論文単位)

論文No: ECT20011

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/01/23

タイトル(英語): Study on radix-estimation algorithm of SAR-ADC using C-C ladder

著者名: 関根 慧(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Satoshi Sekine(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: Ａ／Ｄ・Ｄ／Ａ変換器|Ｃ－Ｃ　ｌａｄｄｅｒ|寄生容量|β推定|逐次比較Ａ／Ｄ変換器|A/D･D/A Converter (ADC･DAC)|C-C ladder|Parasitics|beta-estimation|Succesive Aproximation Resister ADC

要約(日本語): 本研究では、従来型のC-2C ladderを改良したC-C ladderの基数を推定する方式を提案する。提案方式はフローティングノードの寄生容量によって変動するC-C ladderの基数を従来型の基数推定方式であるβ推定の方式を拡張した新しい基数推定方式によって推定する。提案方式の基数推定方式は単位容量に対して0から5%の寄生容量に相当する2.6から2.9までの基数を推定可能である。

要約(英語): This paper proposes a radix-estimation algorithm of SAR-ADC using C-C ladder. The proposed algorithm can correct up to 5% parasitic capacitance per unit capacitance and estimate the radix in the range from 2.6 to 2.9 by applying the conventional β-estimation to ternary-bit codes.

原稿種別: 日本語

PDFファイルサイズ: 1,267 Kバイト