アナログFIRフィルタに用いる遅延線の検討

カテゴリ: 研究会(論文単位)

論文No: ECT20012

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/01/23

タイトル(英語): Examination of delay line for analog FIR filter

著者名: 木下 功喜(明治大学),高瀨 文哉(明治大学),関根 かをり(明治大学),和田 和千(明治大学)

著者名(英語): Koki Kinoshita(Meiji University),Fumiya Takase(Meiji University),Kawori Sekine(Meiji University),Kazuyuki Wada(Meiji University)

キーワード: アナログ回路|遅延線|アナログＦＩＲフィルタ|ＣＭＬ回路|遅延時間|遅延制御電圧|Analog circuit|Delay line|Analog FIR filter|CML circuit|Delay time|Delay control voltage

要約(日本語): 本研究ではアナログFIRフィルタに用いられる遅延線の設計を行った。遅延線に遅延量を可変できるCML回路を使用して１Gbpsの矩形波を入力し、出力の遅延時間がトランジスタのプロセスパラメータのばらつきでどれくらい補償できるかを検討した。また、先行研究で提案された乗算器と自分が設計した遅延器を組み合わせてアナログFIRフィルタを構成して動作検証を行った。

要約(英語): In this research, the delay line for the analog FIR filter was designed. Using a CML circuit, we were examined how much the output delay time can be compensated for by variations in transistor. In addition, an analog FIR filter was constructed by combining the multiplier proposed in the previous research and the delay line that I designed, and the operation was verified.

原稿種別: 日本語

PDFファイルサイズ: 982 Kバイト