カウンタと遅延器を用いたバーニアリングオシレータ型1次ΔΣTDC

カテゴリ: 研究会(論文単位)

論文No: ECT20035

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/03/09

タイトル(英語): Vernier Ring Oscillator type first order delta-sigma TDC with counter and delay line

著者名: 弘瀬 恵太(法政大学),安田 彰(法政大学)

著者名(英語): Keita Hirose(Hosei University ),Akira Yasuda(Hosei University)

キーワード: ＴＤＣ|バーニア型|ΔΣ構造|ノイズシェーピング|リングオシレータ|TDC|vernier type|delta-sigma structure|noise-shaping|ring oscillator

要約(日本語): 本論文では、カウンタと遅延器を用いたAll Digital バーニアリングオシレータ型ΔΣ時間ディジタル変換器（ΔΣVROTDC）を提案する。従来のΔΣVROTDCでは量子化誤差をアナログ電圧値としてフィードバックしているが,提案型回路ではカウンタと遅延器でフィードバックする。これにより,フィードバック信号に対するノイズの影響を低減し変換精度の向上を図る。この提案手法の有効性についてMATLAB/simulinkによるシミュレーションにて検証を行った。

要約(英語): In this paper, we propose all-digital Delta-Sigma Time-to-Digital Converter with Vernier Ring Oscillator (ΔΣVROTDC) using counters and delay line. Since the system realizes feedback by the counter and delay line, the noise on the feedback signal is reduced. The proposed system is designed and simulated by MATLAB/Simulink.

原稿種別: 日本語

PDFファイルサイズ: 1,252 Kバイト