γ推定を用いたC-C SAR-ADCの寄生容量補正法

カテゴリ: 研究会(論文単位)

論文No: ECT20036

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/03/09

タイトル(英語): Study on Parasitic Calibration Method of C-C SAR-ADC Using gamma-estimation

著者名: 関根 慧(東京理科大学),松浦 達治(東京理科大学),岸田 亮(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Satoshi Sekine(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: Ａ／Ｄ・Ｄ／Ａ変換器|Ｃ－Ｃ　ｌａｄｄｅｒ|寄生容量|β推定|逐次比較Ａ／Ｄ変換器|A/D･D/A Converter|C-C ladder|Parasitic capacitance| β-estimation|SAR-ADC

要約(日本語): 本研究では、従来のA/D変換器のためのディジタル補正技術であるβ推定の技術を拡張し、C-C SAR-ADCの非接地点の寄生容量の影響を補正するためのγ推定を提案する。提案のγ推定は基数が2.60から2.81までのA/D変換器の基数を推定できる。推定された基数γの誤差は10-bit 分解能においては0.4%まで許容され、本手法はこの要件を満たすことができる。本手法を10-bit分解能に相当するC-C SAR-ADCに適用した例では、2%の寄生容量の影響を補償し10-bit分解能のA/D変換器に実現できていることが検証できた。

要約(英語): This study extends the conventional β-estimation algorithm and proposes γ-estimation algorithm to correct the C-C SAR-ADC’s parasitic capacitance of floating nodes. In the case of 10-bit resolution ADC the radix γ error is allowed up to 0.4%, and γ-estimation satisfies this requirement. The proposed method can estimate the radix in the range from 2.60 to 2.81. In the example of applying this method to a 10-bit resolution C-C SAR-ADC, it was verified that the effect of the 2% parasitic capacitance was compensated and the 10-bit resolution ADC was realized.

原稿種別: 日本語

PDFファイルサイズ: 1,386 Kバイト