負荷変動時に出力と並列に素子を接続することによるヒステリシス制御 DC-DC降圧コンバータの負荷応答性向上に関する研究

カテゴリ: 研究会(論文単位)

論文No: ECT20038

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/03/09

タイトル(英語): Load Response Improvement of Hysteretic DC-DC Buck Converter by Connecting Elements in Parallel with Output When Load Changes

著者名: 高柳 健斗(東京理科大学),岸田 亮(東京理科大学),松浦 達治(東京理科大学),兵庫 明(東京理科大学)

著者名(英語): Kento Takayanagi(Tokyo University of Science),Ryo Kishida(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science),Akira Hyogo(Tokyo University of Science)

キーワード: ヒステリシス制御|ＤＣ－ＤＣ降圧コンバータ|負荷応答|hysteretic control|DC-DC buck converter|load response

要約(日本語): 近年のディジタルICは軽負荷と重負荷の状態を頻繁に繰り返すため、DC-DCコンバータに高速な負荷応答が求められている。ヒステリシス制御によるコンバータは位相補償などがないため負荷応答に優れている。本研究ではヒステリシスコンバータの出力端に、負荷変動に対して素子値を制御可能な抵抗とキャパシタを追加することで、負荷増加時のオーバーシュートを63％、負荷減少時のアンダーシュートを89％削減した。

要約(英語): In recent years, a digital IC frequently repeats a light load state and a heavy load state, so that a high-speed load response is required for a DC-DC converter. Hysteretic converters have excellent load response because there is no phase compensation or the like. In this paper, by adding a resistor and a capacitor to the output terminal of the hysteretic converter that can control the element value against load fluctuation, the overshoot at the time of load increase is reduced by 63% and the undershoot at the time of load decrease is reduced by 89%.

原稿種別: 日本語

PDFファイルサイズ: 1,327 Kバイト