非線形サイクリックTimeAMPを用いたPLL用位相検出器の検討

カテゴリ: 研究会(論文単位)

論文No: ECT20063

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/10/08

タイトル(英語): A Study of Phase Detector for PLL using Nonlinear Cyclic Time Amplifier

著者名: 藤掛　 航典(青山学院大学),稲垣 雄志(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Kosuke Fujikake(Aoyama Gakuin University graduate school),Yuji Inagaki(Aoyama Gakuin University),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: 位相同期回路|位相検出器|非線形時間増幅器|サイクリック手法|Phase Locked Loop|Phase Detector|Nonlinear Time Amplifier|Cyclic Architecture

要約(日本語): 本検討ではPLLの要素回路である位相検出器の不感帯を縮小するために非線形サイクリックTimeAMPを提案する。先行検討である非線形TimeAMPは多数の遅延器が必要となり、小面積化が困難である。この問題に対して少数の遅延器で構成される非線形サイクリックTimeAMPを検討した。提案回路を用いたPLLをシミュレーションした結果、基準周波数10MHzで不感帯を約1/10に縮小可能であることを確認した。

要約(英語): We propose the Phase Detector (PD) for PLL using nonlinear cyclic time amplifier. The PD using nonlinear time amplifier which is preceding study, requires a lot of delay cells and it is difficult to reduce the area. To solve this problem, we apply cyclic method to nonlinear time amplifier.

原稿種別: 日本語

PDFファイルサイズ: 821 Kバイト