負性抵抗制御回路を用いたパルス形カオスニューロンモデルに対する検討

カテゴリ: 研究会(論文単位)

論文No: ECT20080

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2020/12/17

タイトル(英語): A Study on Pulse-Type Hardware Chaotic Neuron Model using Negative Resistance

著者名: 佐々木 芳樹(日本大学),佐伯 勝敏(日本大学)

著者名(英語): yoshiki sasaki(nihon university),katsutoshi saeki(nihon university)

キーワード: 集積回路|ＶＬＳＩ|ＣＭＯＳ|パルス形ハードウェアニューロンモデル|Λ形負性抵抗素子|多安定回路|Integrated circuit|VLSI|CMOS|Pulse-type hardware neuron mode|Λ-Shaped Negative Resistance Device|multistable circuit

要約(日本語): 近年，脳型情報処理システム構築のため，生体ニューロンが持つ優れた情報処理能力の工学的応用を目指した研究が行なわれている．先に我々は， CMOSプロセスのみで集積回路化可能な低容量化パルス形カオスニューロンモデルを提案したが，膜容量に対し直接刺激を印加するため、出力波形成形およびしきい値電圧に対し影響を及ぼす。本稿では，負性抵抗制御回路を用いることで、課題に対し解決を行ったので報告する．

要約(英語): In recent years, a number of studies of neural networks have been conducted with the purpose of applying engineering to the brain. Previously, we proposed a pulse-type hardware chaotic neuron model with low capacity. However, since input stimulus is applied directly to a membrane capacitor, it affects shaping of output waveform and threshold voltage. In this paper, we report that the problem was solved by using a negative resistance control circuit.

原稿種別: 日本語

PDFファイルサイズ: 1,300 Kバイト