トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術

カテゴリ: 研究会(論文単位)

論文No: EDD08042

グループ名: 【C】電子・情報・システム部門　電子デバイス研究会

発行日: 2008/03/06

タイトル(英語): High-Performance and Low-Leak Bulk Logic Platform Utilizing FET Specific Multiple Stressors with Highly Enhanced Strain for 45-nm CMOS Technology

著者名: 宮下俊彦(富士通研究所),池田圭司(富士通研究所),金永ソク(富士通研究所),山本知成(富士通研究所),三本杉安弘(富士通研究所),落水洋聡(富士通研究所),迫田恒久(富士通研究所),南方浩志(富士通研究所),早見由香(富士通研究所),大越克明(富士通),島宗洋介(富士通研究所),福田真大(富士通),岡部堅一(富士通),久保智裕(富士通),田島貢(富士通),山本智彦(富士通),大和田保(富士通),森年史(富士通),助川和雄(富士通研究所),筑根敦弘(富士通研究所),池田和人（富士通研究所(富士通研究所)

著者名(英語): T. Miyashita|K. Ikeda|Y. S. Kim|T. Yamamoto|Y. Sambonsugi|H. Ochimizu|T. Sakoda|H. Minakata|Y. Hayami|K. Ookoshi|Y. Shimamune|M. Fukuda|K. Okabe|T. Kubo|M. Tajima|T. Yamamoto|T. Owad

キーワード: 45nmノード|ハイパフォーマンス|複数歪技術|6T-SRAM|ultra low-k BEOL|45nm node|high performance|multiple stressor technology|6T-SRAM|ultra low-k BEOL

原稿種別: 日本語

PDFファイルサイズ: 962 Kバイト