ボルテージレギュレータ向けコンデンサ搭載型ＳｉＰ

カテゴリ: 研究会(論文単位)

論文No: EDD08063

グループ名: 【C】電子・情報・システム部門　電子デバイス研究会

発行日: 2008/10/24

タイトル(英語): System in Package with Mounted Capacitor for Reduced Parasitic Inductance in Voltage Regulators

著者名: 橋本 貴之(日立製作所),川島 徹也(日立製作所),宇野 友影(ルネサステクノロジ),佐藤 幸弘(ルネサステクノロジ),佐藤幸弘 (ルネサステクノロジ)

著者名(英語): Takayuki Hashimoto＊(Hitachi Ltd.),Tetsuya Kawashima(Hitachi Ltd.),Tomoaki Uno(Renesas Technology Corp.),Yukihiro Sato(Renesas Technology Corp.),Nobuyoshi Matsuura(Renesas Technology Corp.)

キーワード: システム・イン・パッケージ|ボルテージ・レギュレータ|パワーMOSFET|寄生インダクタンス|system in package|voltage regulator|power MOSFET|parasitic inductance

要約(日本語): 本論文では，ボルテージ・レギュレータ向けにコンデンサ搭載型SiPを提案した。スイッチング周波数が1MHzの変換損失が3.8Wとなり，世界最小である。本開発SiPは入力コンデンサをパッケージ表面に実装しており，プリント基板上に入力コンデンサを実装する構造と比べて，入力コンデンサからMOSFETに至るループが小さくなるので，主回路の寄生インダクタンスを44%低減し，損失を25%低減する。入力コンデンサをパッケージ表面に搭載するため，本開発SiPはハイサイドMOSETをフリップチップ実装し，ハイサイドMOSFE

要約(英語): A system in package (SiP) on which an input capacitor is mounted has been developed for voltage regulators. The SiP offers the world's lowest power dissipation of 3.8 W at 1 MHz. Its parasitic inductance is 44% lower than SiPs with the input capacitor mou

原稿種別: 日本語

PDFファイルサイズ: 744 Kバイト