高性能DC-DCコンバータIC向け 0.13umプロセスによる低RonA 8VLDMOSの開発

カテゴリ: 研究会(論文単位)

論文No: EDD10089

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2010/11/29

タイトル(英語): 0.13um CMOS/DMOS platform technology with novel 8V/9V LDMOS for low voltage high-frequency DC-DC converters

著者名: 末代 知子(東芝),佐藤 久美子(東芝),安原 紀夫(東芝),斉藤 浩(東芝),遠藤 幸一(東芝),竹内 文雄(東芝),山本 真朗(東芝)

著者名(英語): Matsudai Tomoko(Semiconductor Company,Toshiba Corporation),Sato Kumiko(Semiconductor Company,Toshiba Corporation),Yasuhara Noiro(Semiconductor Company,Toshiba Corporation),Saito Hiroshi(Semiconductor Company,Toshiba Corporation),Endo Koichi(Semiconductor Company,Toshiba Corporation),Takeuchi Fumio(Semiconductor Company,Toshiba Corporation),Yamamoto Masaaki(Semiconductor Company,Toshiba Corporation)

キーワード: アナログパワー|０．１３ｕｍ|ＬＤＭＯＳ|短チャネル効果|ＲｏｎＡ|analog power|0.13um|LDMOS|short channel effect|RonA

要約(日本語): 東芝にて、高耐圧アナログ素子を混載した0.13μmプロセス技術を開発中である。このプロセス技術は、0.13μmの標準CMOSをベースに、8～60V耐圧のLDMOS、バイポーラトランジスタ、および多様なアナログ素子を混載している。今回はこの中から特に斜めチャネルインプラ等にて短チャネル効果を抑制した8V LDMOSの特性を中心に報告する。

要約(英語): This paper presents a novel low voltage LDMOS structure with low on-resistance based on 0.13um CMOS technology. 8V/9V Nch LDMOS have only 0.3um gate length when the maximum gate operating voltage is 5V, while the gate length of 5V CMOS is 0.6um to avoid the short channel effect. The obtained specific on-resistance are 1.8mohmmm2 (8V Nch LDMOS) and 5.9mohmmm2 (8V Pch LDMOS) respectively. Furthermore ESD protection structure for 8V LDMOS without any additional mask is also fabricated with large second breakdown trigger current It2 in spite of the same device size.

原稿種別: 日本語

PDFファイルサイズ: 896 Kバイト