耐圧ブースト技術によるSi基板上GaNトランジスタの高耐圧化

カテゴリ: 研究会(論文単位)

論文No: EDD11045

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2011/03/02

タイトル(英語): Blocking-Voltage-Boosting Technology for GaN Transistors by Widening Depletion Layer in Si Substrate

著者名: 梅田 英和(パナソニック株式会社),鈴木 朝実良(パナソニック株式会社),按田 義治(パナソニック株式会社),石田 昌宏(パナソニック株式会社),上田 哲三(パナソニック株式会社),田中 毅(パナソニック),上田 大助(パナソニック株式会社)

著者名(英語): Hidekazu Umeda(Panasonic Corporation),Asamira Suzuki(Panasonic Corporation),Yoshiharu Anda(Panasonic Corporation),Masahiro Ishida(Panasonic Corporation),Tetsuzo Ueda(Panasonic Corporation),Tsuyoshi Tanaka(Panasonic Corporation),Daisuke Ueda(Panasonic Corporation)

キーワード: ＧａＮ|高耐圧|Ｓｉ基板|反転層|空乏層|GaN|High breakdown voltage|Si substrate|Inversion layer|Depletion layer

要約(日本語): Si基板に空乏層を形成することで，同基板上GaNパワートランジスタの高耐圧化を実現する，いわゆる耐圧ブースト技術を開発した．今回，高ドレイン電圧印加状態において，GaNエピタキシャル層とSi基板の界面に電子チャネルが形成され，この電子チャネルを経路とするリーク電流がトランジスタの耐圧を制限していることを見出した．トランジスタのチップ周辺に，イオン注入により選択的にp型層を形成し，リーク電流を抑制した．これにより，従来，エピタキシャル層の膜厚で決定されていたオフ耐圧が，膜厚を増加させることなく著しく向上することが判明した．膜厚1.9mのエピタキシャル層において，オフ耐圧2200VとSi基板上GaNトランジスタとしては非常に高い値を得た．

要約(英語): We present a novel technique to boost the breakdown voltages of AlGaN/GaN HFETs on Si substrate with channel stopper formed by ion implantation. The off-state breakdown voltage is increased to 2200V with the stopper from 400V without it over the epitaxial GaN as thin as 1.9μm on insulating Si.

原稿種別: 日本語

PDFファイルサイズ: 653 Kバイト