１チップＰＯＬの並列接続の検討

カテゴリ: 研究会(論文単位)

論文No: EDD12065,SPC12138

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2012/10/25

タイトル(英語): Study on a Control Strategy of 1-chip POL for Parallel Connections

著者名: 力武 純吾(九州工業大学),松本 聡(九州工業大学),安部 征哉(国際東アジア研究センター),二宮 保(長崎大学)

著者名(英語): Jungo Rikitake(Kyushu Institute of Technology),Satoshi Matsumoto(Kyushu Institute of Technology),Seiya Abe(Centre for the Study of East Asian Development),Tamotsu Ninomiya(Nagasaki University)

キーワード: パワーＳＯＣ|ＰＯＬ|制御|１チップＰＯＬ|並列|高周波スイッチング|Power SOC|POL|Control|1-chip POL|Parallel|High-frequency switching

要約(日本語): 近年、電源の究極の小型化である１チップPOLが注目を集めている。１チップPOLは電力密度が高いものの１台あたりの電力容量が小さいため重負荷に対して並列接続が必要となる。また、小型化のため、10MHz以上の高速のスイッチングが要求されるため、制御技術が重要な課題となる。本報告では、１チップPOLに適した並列制御技術を提案する。

要約(英語): In recent years, 1-chip POL, which is ultimate miniaturization of a power supply, attracts the attentions because it can realize higher electric power density. However it can handle small capacity per chip and is necessary to connect parallel at heavy loading conditions. In addition, high-frequency switching of more than 10MHz is required for shrinking the volume of the POL. In such a scheme, the new control strategy is required. We propose a new control strategy of 1-chip POL.

原稿種別: 日本語

PDFファイルサイズ: 1,652 Kバイト