MOSFETのUIS時におけるBVDSS発振現象の動作解析

カテゴリ: 研究会(論文単位)

論文No: EDD12069,SPC12142

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2012/10/25

タイトル(英語): Analysis of a drain-voltage oscillation of MOSFET under high dV/dt UIS condition

著者名: 曽根田 真也(三菱電機株式会社),楢崎 敦司(三菱電機株式会社),城戸 成範(三菱電機株式会社),深田 祐介(三菱電機株式会社),寺島 知秀(三菱電機株式会社)

著者名(英語): Shinya Soneda(Mitsubishi Electric Corporation),Atsushi Narazaki(Mitsubishi Electric Corporation),Shigenori Kido(Mitsubishi Electric Corporation),Yusuke Fukada(Mitsubishi Electric Corporation),Tomohide Terashima(Mitsubishi Electric Corporation)

キーワード: ＭＯＳＦＥＴ|アバランシェ試験|アバランシェ耐量|発振|MSOFET|UIS|Avalanche|Oscillation

要約(日本語): UIS動作時におけるMOSFETのBVDSS発振現象のメカニズム解明を目的として、シミュレーション解析を実施した。その結果、セル領域と終端領域の耐圧差が小さい場合、UIS動作中に両領域間でアバランシェ電流経路の切り替わりが起こり、それに伴いBVDSSが発振することが判明。　さらに、解析結果を反映した実験を行い、発振を抑制することで、破壊耐量を約40％改善することに成功した。

要約(英語): We investigate a mechanism of drain-voltage oscillation of MOSFET under high dV/dt UIS condition by using numerical simulation and experiments. One of the trigger events of the oscillation is found to be the current path switching between the active region and the termination region with close BVDSS characteristics. By optimizing the device parameters to make appropriate the BVDSS balance, avalanche capability is improved over ~ 40%, enabling the oscillation-free turn-off.

原稿種別: 日本語

PDFファイルサイズ: 1,134 Kバイト