GaAsSb/InGaAs 縦型トンネルFET

カテゴリ: 研究会(論文単位)

論文No: EDD13036

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2013/03/07

タイトル(英語): GaAsSb/InGaAs vertical tunnel FET

著者名: 宮本 恭幸(東京工業大学),藤松 基彦(東京工業大学)

著者名(英語): Miyamoto Yasuyuki(Tokyo Institute of Technology),Fujimatsu Motohiko(Tokyo Institute of Technology)

要約(日本語): GaAsSb/InGaAsヘテロ接合を用いた縦型トンネルFETについて報告する。26nm幅の素子では71mV/decのサブスレッショルドスロープが観察された。計算と比較して、有効酸化膜厚1nmが実現できれば、現在の界面準位密度であっても54mV/decが実現できると推測される。

要約(英語): We fabricated a vertical tunnel field-effect transistor (TFET) with a GaAsSb/InGaAs heterojunction. The 26-nm width of the narrow channel mesa structure was confirmed. The minimum sub-threshold slope (SS) was 71 mV/dec. On the basis of our simulated and experimental results, the SS was estimated to be 54 mV/dec for an effective oxide thickness (EOT) of 1 nm.

原稿種別: 日本語

PDFファイルサイズ: 1,001 Kバイト