高速InP-IC向け基板貫通ヴィア形成プロセス技術

カテゴリ: 研究会(論文単位)

論文No: EDD13038

グループ名: 【C】電子・情報・システム部門 電子デバイス研究会

発行日: 2013/03/07

タイトル(英語): Fabrication Process Technology of Through Substrate Ground-VIAs for High-Speed InP-ICs

著者名: 堤 卓也(日本電信電話),栗島 賢二(日本電信電話),武藤 美和(日本電信電話),綱島 聡(日本電信電話),松崎 秀昭(日本電信電話)

著者名(英語): Tsutsumi Takuya(Nippon Telegraph and Telephone Corporation ),Kurishima Kenji(Nippon Telegraph and Telephone Corporation ),Mutoh Miwa(Nippon Telegraph and Telephone Corporation ),Tsunashima Satoshi(Nippon Telegraph and Telephone Corporation ),Matsuzaki Hideaki(Nippon Telegraph and Telephone Corporation )

キーワード: インジウム燐|ヘテロ構造バイポーラトランジスタ|集積回路|基板貫通グランドヴィア|グランド安定化|Indium phosphide|Heterostructure bipolar transistor|Integrated circuit|Through substrate via|Ground stabilization

要約(日本語): InP-ICチップの高周波化・高利得化に伴い、グランドバウンスによる不安定動作が顕在化している。このグランドバウンスはグランド電位の基板貫通グランドヴィア（GND-VIA）を裏面から高密度形成することにより抑制することができる。今回は①GND-VIA形成プロセス、②GND-VIAの等価回路パラメータ、③プロセスがHBTに与える影響について評価した結果と、GND-VIAを形成したInP-HBT-リミッタアンプの安定化効果（DC ～65 GHz）について報告する。

原稿種別: 日本語

PDFファイルサイズ: 4,628 Kバイト