200VラテラルIGBTの性能改善

カテゴリ: 研究会(論文単位)

論文No: EDD14055,SPC14117

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2014/10/30

タイトル(英語): Evolution of 200V Lateral-IGBT Technology

著者名: 辻内 幹夫(ルネサス エレクトロニクス),新田 哲也(ルネサス セミコンダクタ マニュファクチュアリング),一法師 隆志(ルネサス セミコンダクタ マニュファクチュアリング)

著者名(英語): Mikio Tsujiuchi(Renesas Electronics Corporation),Tetsuya Nitta(Renesas Semiconductor Manufacturing Co.,Ltd.),Takashi Ipposhi(Renesas Semiconductor Manufacturing Co.,Ltd.)

キーワード: ＳＯＩ|ＢｉＣ－ＤＭＯＳ|ラテラルＩＧＢＴ|短絡耐量|ＰＤＰ|SOI|BiC-DMOS|Lateral-IGBT|Short circuit capability |PDP

要約(日本語): 0.25μm Silicon-on-insulator (SOI) BiC-DMOSプロセスを用いて開発を行ったLateral Insulated Gate Bipolar Transistor (LIGBT)の特性改善に関して報告する。200V n-type LIGBT (n-LIGBT)の電流能力向上に向け、ホールと電子の注入効率の制御、エミッタ領域のN+/P+幅の最適化、ゲート絶縁膜の薄膜化などの有効な対策を適用した。その結果、従来構造に対しておよそ2倍以上の電流能力改善を実現した。また、デバイス構造と不純物プロファイルの最適化により、200V n-LIGBTの短絡耐量特性の改善を実現することができた。今回、開発した200V n-LIGBTを適用とその他デバイスの最適化により、PDPスキャンドライバICサイズの57%シュリンクを達成した。

要約(英語): An ideal lateral insulated gate bipolar transistor (LIGBT) using 0.25μm Silicon-on-insulator (SOI) BiC-DMOS process has been presented. We achieved the significant improvement of the 200V n-type LIGBT (n-LIGBT) current capability by applying hole and electron injection control and other effective approaches. In addition, we improved short circuit capability of n-LIGBT.　With　the proposed n-LIGBT and other optimized devices, we have been able to realize 57% shrinkage in the PDP scan driver IC size compared with the previous one.

原稿種別: 日本語

PDFファイルサイズ: 1,519 Kバイト