トレンチゲート構造を有する６５Ｖ双方向高圧ＰＭＯＳ（ＷＤＭＯＳ）

カテゴリ: 研究会(論文単位)

論文No: EDD14058,SPC14120

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2014/10/30

タイトル(英語): A Novel Bi-directional High Voltage PMOS with Trench Gate Structure (Waveform Depletion MOS: WDMOS) for 65V HVICs

著者名: 森 隆弘(ルネサス セミコンダクタ マニュファクチュアリング),新田 哲也(ルネサス セミコンダクタ マニュファクチュアリング),一法師 隆志(ルネサス セミコンダクタ マニュファクチュアリング)

著者名(英語): Takahiro Mori(Renesas Semiconductor Manufacturing Co.,Ltd.),Tetsuya Nitta(Renesas Semiconductor Manufacturing Co.,Ltd.),Takashi Ipposhi(Renesas Semiconductor Manufacturing Co.,Ltd.)

キーワード: ＷＤＭＯＳ|バックゲート効果|双方向高圧ＰＭＯＳ|トレンチゲート|ＰＤＰ|WDMOS|back-gate bias effect|bi-directional high voltage PMOSFET|Trench gate|PDP

要約(日本語): WDMOS構造を適用することによりバックゲート効果を改善した新しい双方向高圧PMOSを提案します。複数のトレンチゲートが互いに隣接した構造を有するWDMOSでは、トレンチゲート間が容易に空乏化しバックゲート効果を抑制できます。これにより、優れた電流特性を有する双方向高圧PMOSを作成することが可能です。

要約(英語): we propose a new bi-directional high voltage PMOSFET that improves a back-gate bias effect due to WDMOS (Waveform Depletion MOS) structure. In WDMOS structure, plural trench gates are adjacent each other._x000D_ Therefore, the silicon between trench gates is easily depleted and a back-gate bias effect can be suppressed. We present excellent characteristics of the bi-directional high voltage PMOSFET with WDMOS structure.

原稿種別: 日本語

PDFファイルサイズ: 1,555 Kバイト