高速スイッチングに伴うGaN-FETの連鎖的誤動作に対する配線インダクタンスの依存性解析

カテゴリ: 研究会(論文単位)

論文No: EDD14072,SPC14134

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2014/10/30

タイトル(英語): Analytical Investigation on Layout Requirement to Prevent Oscillatory Self Turn-on of Fast Switching GaN-FETs

著者名: 梅谷 和弘(デンソー),柳生 啓佑(デンソー)

著者名(英語): Kazuhiro Umetani(DENSO CORPORATION),Keisuke Yagyu(DENSO CORPORATION)

キーワード: ＧａＮ－ＦＥＴ|誤動作|スイッチングノイズ|寄生インダクタンス|発振|セルフターンオン|GaN-FET|false triggering|switching noise|parasitic inductance|oscillation|self-turn-on

要約(日本語): 電力変換機の小型・高効率化のため高速スイッチングが可能なGaN-FETが注目されている。しかし、現状ではスレッショルド電圧が低いものが多く、スイッチングノイズによる誤動作、特に自励的に誤動作が繰り返す連鎖的誤動作が発生しやすい。本研究は、実装技術による連鎖的誤動作の対策に焦点を絞り、簡単な線形解析モデルを用いて連鎖的誤動作が発生する際の配線インダクタンスの条件を求め、実機でその妥当性を確認した。

要約(英語): GaN-FETs can suffer from a self-oscillating repetitive self-turn-ons. This paper derives layout instructions to prevent this problem by analyzing a simple model. The result revealed that the parasitic inductance should be designed so that the parasitic oscillation frequency at the drain should not coincide with that at the source.

原稿種別: 日本語

PDFファイルサイズ: 2,408 Kバイト