高チャネル移動度を有するダブルゲートＭＯＳＦＥＴ設計

カテゴリ: 研究会(論文単位)

論文No: EDD14074,SPC14136

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2014/10/30

タイトル(英語): High Channel Mobility Double Gate Trench MOSFET

著者名: 加藤 俊亮(東芝),川口 雄介(東芝),高野 彰夫(東芝)

著者名(英語): Shunsuke Katoh(Toshiba),Yusuke Kawaguchi(Toshiba),Akio Takano(Toshiba)

キーワード: パワーデバイス|チャネル抵抗|電子移動度|ＭＯＳＦＥＴ|低Ｒｏｎ|power device|channel resistance|electron mobility|MOSFET|Low on resistance

要約(日本語): 高チャネル移動度を有する低耐圧MOS構造を提案する。本構造ではトレンチに挟まれたチャネル層が、幅を狭く、不純物濃度が低く設計されており、ゲート電極から完全に空乏化される事により、ベース領域なしで耐圧を保持できる事を特徴とする。不純物濃度が低いために電子移動度が高く、パターンシュリンク無しにチャネル抵抗を低減でき、オン抵抗とゲート容量のトレードオフを改善できる事をシミュレーションにて確認した。

要約(英語): This paper presents a high channel mobility trench MOSFET characterized by thin and low impurity concentration channel layer. The thin channel layer is depleted because of the difference of the work function between gate electrode and channel layer, resulting in normally-off operation without p-base. Significant improvement of channel mobility and trade-off between on-resistance and gate charge is predicted by numerical simulation.

原稿種別: 日本語

PDFファイルサイズ: 1,970 Kバイト