100V級トレンチMOSFETの性能改善に向けた多段酸化膜フィールドプレート構造の検討

カテゴリ: 研究会(論文単位)

論文No: EDD15067,SPC15149

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2015/10/29

タイトル(英語): A Study of Multiple Stepped Oxide Field Plate Structure for Improving a 100 V Class Trench MOSFET

著者名: 小林 研也(東芝),西口 俊史(東芝),加藤 俊亮(東芝),河野 孝弘(東芝),川口 雄介(東芝)

著者名(英語): Kenya Kobayashi(Toshiba Corporation),Toshifumi Nishiguchi(Toshiba Corporation),Shunsuke Katoh(Toshiba Corporation),Takahiro Kawano(Toshiba Corporation),Yusuke Kawaguchi(Toshiba Corporation)

キーワード: トレンチＭＯＳＦＥＴ|ＵＭＯＳＦＥＴ|フィールドプレート|多段酸化膜|リサーフ|シリコンリミット|Trench MOSFET|UMOSFET|field plate|multiple stepped oxide|Resurf|Si-limit

要約(日本語): 低耐圧パワーMOSFETの性能改善を目的に、多段酸化膜を用いたフィールドプレート(FP)構造トレンチMOSFETを提案する。この構造は理想的な形状である傾斜酸化膜FP構造に極めて近く、かつ実現可能なプロセスである。本報告では、100V耐圧を狙った構造設計、TCADシミュレーションによる各構造パラメータの最適化、さらに実現可能なプロセスフローおよびデバイス特性の実測を示す。

要約(英語): We propose a multiple stepped oxide field-plate structure for improving the performance of low-voltage power MOSFET. In this paper, we present the structure design to realize 100 V, the parameter optimization by using TCAD, the realizable process flow and the measured device perfoemance.

原稿種別: 日本語

PDFファイルサイズ: 1,539 Kバイト