応力シミュレーションを活用したトレンチMOSFETのウェーハ反り予測モデルの開発

カテゴリ: 研究会(論文単位)

論文No: EDD15068,SPC15150

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2015/10/29

タイトル(英語): Modeling for Silicon Wafer Warpage of Trench MOSFET using Process-Stress Simulation.

著者名: 西口 俊史(東芝),小林 研也(東芝)

著者名(英語): Toshifumi Nishiguchi(Toshiba Corporation),Kenya Kobayashi(Toshiba Corporation)

キーワード: パワーデバイス|ＭＯＳＦＥＴ|トレンチ|シミュレーション|反り|熱膨張係数|Power device|MOSFET|trench|Simulation|Warpage|Thermal expansion coefficient

要約(日本語): フィールドプレート(FP)MOSFETはトレンチ内部への埋め込みのため歪み応力が複雑となり、正確なウェーハ反り解析は困難である。そこで我々は、プロセス中のウェーハ反りの原因を分析し、TCAD応力シミュレーションを使った反り予測モデルを提案した。作製したモデルによる反りシミュレーション結果と、試作したトレンチFP-MOSFETの実測結果はよく一致し、モデルの有効性を確認した。

要約(英語): Trench Field-Plate (FP) MOSFET has a complicated distortion stress in the trench. It is difficult to analysis the wafer warpage accurately. We analyzed some causes of wafer warpage and proposed a predictive model for the warpage by TCAD stress simulation. We confirmed a good agreement between the simulation results and the measurement data for the trench FP-MOSFET.

原稿種別: 日本語

PDFファイルサイズ: 1,585 Kバイト