低ミラー容量を実現するシールドトレンチ構造IGBT

カテゴリ: 研究会(論文単位)

論文No: EDD16077,SPC16164

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2016/11/14

タイトル(英語): Trench Shielded Gate IGBT with the Low Miller Capacitance

著者名: 大井 幸多(富士電機),伊倉 巧裕(富士電機),澤田 睦美(富士電機),小野澤 勇一(富士電機),大月 正人(富士電機),鍋谷 暢一(山梨大学)

著者名(英語): Kota Ohi(Fuji Electric Co., Ltd.),Yoshihiro Ikura(Fuji Electric Co., Ltd.),Mutsumi Sawada(Fuji Electric Co., Ltd.),Yuichi Onozawa(Fuji Electric Co., Ltd.),Masahito Otsuki(Fuji Electric Co., Ltd.),Yoichi Nabetani(University of Yamanashi)

キーワード: マイクロｐベース構造|シールドトレンチ構造|ミラー容量|逆回復ｄＶ／ｄｔ制御性|Micro-P structure|Shielded trench structure|Miller capacitance|FWD reverse recovery dv/d controllability

要約(日本語): マイクロpベース構造にゲートとコレクタ間の容量結合を抑制するためのシールドトレンチ構造を適用することにより、高いIE効果を維持しつつ、大幅なミラー容量の低減を実現した。その結果、従来のマイクロpベース構造と比較して、トータルスイッチング損失37%低減を実現した。

要約(英語): This paper presents the new surface structure concept in trench gate IGBTs for a faster switching performance without penalties on the on-state voltage drop. The shield trench structure which is connected to the emitter electrode and located adjacent the gate trench can reduce the Miller capacitance dramatically with sufficient Injection Enhancement effect.

原稿種別: 日本語

PDFファイルサイズ: 1,569 Kバイト