高耐圧デバイスの有効面積効率を改善する高アスペクト比ディープトレンチ終端(HARDT2)技術

カテゴリ: 研究会(論文単位)

論文No: EDD17052,SPC17151

グループ名: 【C】電子・情報・システム部門 電子デバイス/【D】産業応用部門 半導体電力変換合同研究会

発行日: 2017/11/20

タイトル(英語): High Aspect Ratio Deep Trench Termination (HARDT2) Technique to Improve Active Area Efficiency of High Voltage Devices

著者名: 山口 拓也(東芝デバイス＆ストレージ株式会社),奥村 秀樹(東芝デバイス＆ストレージ株式会社),白石 達也(東芝デバイス＆ストレージ株式会社),藤田 剛(東芝デバイス＆ストレージ株式会社),阿多 義文(東芝デバイス＆ストレージ株式会社),小林 研也(東芝デバイス＆ストレージ株式会社)

著者名(英語): Takuya Yamaguchi(Toshiba Electronic Devices & Storage Corporation),Hideki Okumura(Toshiba Electronic Devices & Storage Corporation),Tatsuya Shiraishi(Toshiba Electronic Devices & Storage Corporation),Tsuyoshi Fujita(Toshiba Electronic Devices & Storage Corporation),Yoshifumi Ata(Toshiba Electronic Devices & Storage Corporation),Kenya Kobayashi(Toshiba Electronic Devices & Storage Corporation)

キーワード: 高耐圧|終端|ディープトレンチ|ＭＯＳＦＥＴ|有効面積効率|信頼性|high voltage|edge termination|deep trench|MOSFET|active area efficiency|reliability

要約(日本語): 高耐圧デバイスにおいてチップ有効面積効率を改善する、高アスペクト比ディープトレンチ技術を適用した新しい終端構造を提案する。誘電体で埋め込まれた狭幅のトレンチは終端部の電界緩和層となるだけでなく、信頼性に有意な保護膜としても作用する。この技術を用いることで、500-600V MOSFETにおける有効面積は96%まで最大化することができ、かつ高信頼性と良好なダイナミック特性も確認することができた。

要約(英語): In high voltage devices, to improve active area efficiency, a new edge termination structure applying high aspect ratio deep trench termination technique is presented. The narrow trench filled with dielectric material acts as electric field relaxing layer and reliable passivation. By using this technique, the active area efficiency is maximized up to 96% with high reliability and good dynamic characteristics for 500-600V MOSFETs.

原稿種別: 日本語

PDFファイルサイズ: 1,650 Kバイト